Multi SYNC PCB...

這裡先來幾張 PCB 的圖片(Protel 3D模擬) 給大家瞧瞧......

正面:
電解電容預計採用 OS-CON 10u ~ 33u, 0.1u電容(也就是黑黑橫躺的)使用 RIFA PHE426 0.1u...

背面:
絕大多數都是SMD元件且放置在背面, 徹底把路徑縮短, 實際組裝時, PCB 貼近機箱底板, 可以降低不少的干擾!!

PCB Layout: 先就各部位稍加說明一下...
JP1 為電源輸入, 須 +5V 以及 +3.3V 各一組, JP3 為 資料輸入, 經過 Re-Clock(Re-Data) 線路, JP4 為 BNC(DATA) 輸出, JP4 底下 3Pin 的是 AES/EBU(DATA) 輸出, JP2 為 Clock 輸出, 標示的各個頻率是同時輸出的!!
SW1 為 PLL1707 設定用, Jc1 為調整 Adj-0 輸出頻率用!!
給 PLL1707 使用的 MCK 可選用 Crystal 或 OSC, 兩者腳位皆有規劃, 資料輸出端可選用電容交連輸出或以脈衝變壓器交連輸出!!
AES/EBU 輸出是直接交連!!

以 CD Pro-2 來說, 直接將 Jc1 Pin1、2 短路, Adj-0 輸出為 8.4672MHz, 將它拉到 CD Pro2 的 MCK_I, 這樣 CD 這邊就可以動了!!
若把 Pin2、3短路, Adj-0 輸出則為 12.288MHz!!
其它的輸出可以視 DAC 的工作頻率, 直接以雙絞線或同軸線直接送到 DAC 的 MCK_I 或 BCK_I

團購數量若是足夠的話, 想請工廠直接把 PLL1707 焊上, 因為 SSOP 這種高密度封裝實在不怎麼好焊!! 至於其他的 SOIC 零件比較起來就容易多了!!

下面是小弟目前測試的實際照片...

這是 DAC 6.0 原先使用的 三田電波 + -1ppm TCXO

這是 Multi SYNC 測試板接在惡搞一半的 Philips CD-650上...

左邊是 DAC 6.0, 右邊則是轉盤, 11.2896MHz 輸出給轉盤使用, 中間那條雙絞線是直接把電腦網路線剝開, 用它來把 12.288MHz Clock 送回去DAC, 也就是讓 轉盤 與 DAC 的 時基同步!!

這中間也順便測試了這玩意... PLL 鎖相環時基重整線路(請參考 PRBS 兄寫的: 利用相鎖迴路 ( PLL ) 重整 DAC 內部時基 一文)!! 比較過 以 TCXO + PLL 以及 Multi SYNC + PLL, 大致上來說, 加上 PLL 對小弟的 DAC 聲音並沒有太大的改變, 反倒是 PLL 可能是沒有設定好, VCO 輸出常會跑掉, 一但跑掉的話, 聲音可是變得很刮耳~~ @@